ckloop

縮細尺寸意味住好多嘢可以縮小, 包括電源線幼細啲、減省電路版上嘅線路、插頭上嘅接駁位整得薄啲
前後配套 ...
JIMillim 發表於 2022-10-30 16:11

以成個12vhpwr來睇, 張卡唔洗落4個8pin 頭, 每個12vhpwr頭入面亦少d 銅..成本係少左

以今次出事個轉接頭來睇
個轉接頭每個都係人手銲既..多左人工成本.
不過出來係垃圾咁解
成本高左既垃圾

googleli

今日又玩左五六個鐘乜事都無

ckloop

GN 睇佢地自己手上既5條 轉接頭
發現原來造工有不同
igor 手上既 係1+2+2+1 咁銲
GN 手上既係3+3 咁銲
GN 手上既, 測試未出問題
GN 認為有問題就肯定的, 但可能係受不同批次不同造工影響, 實際上銲法唔同左就【根本唔係同一條線】

crossfire0083

縮細尺寸意味住好多嘢可以縮小, 包括電源線幼細啲、減省電路版上嘅線路、插頭上嘅接駁位整得薄啲
前後配套 ...
JIMillim 發表於 2022-10-30 16:11

電線越出越柔軟, 改一次規格食大d電流, 玩大左死未

enter3057

GN 睇佢地自己手上既5條 轉接頭
發現原來造工有不同
igor 手上既 係1+2+2+1 咁銲
GN 手上既係3+3 咁銲
GN  ...
ckloop 發表於 2022-10-31 09:09

今次花生真的越來越多
究竟係設計出問題定係代工偷料/判上判還是有不同代工
真係要等nvidia出來解釋

ckloop

電線越出越柔軟, 改一次規格食大d電流, 玩大左死未
crossfire0083 發表於 2022-10-31 09:24

主要12vhpwr 入面接口零件 rate 9.5A
但個12vhpwr 頭本身每條線spec rate 8.4A (以600W計)
中間余量少

PCIE 8pin 入面接口零件 rate 8A
PCIE 8pin 頭本身每條線spec rate 4.2A (以150W計)
余量接近一倍
使用較貴既HCS接口既 PCIE 8pin  零件仲可以 rate 到去 13A

個安全系數係size 就決定左
一旦有咩東瓜豆腐
12vhpwr 出事機率比 PCIE 8pin 高幾倍.

IanW

可能雙甚至多代工廠
Brainstomer 發表於 2022-10-31 10:24

我覺得會係早期版本同後期修正版本.
即係廠係知道 1+2+2+1 係有 d 瀨瀨地野, 但又太多唔 scrap, 照出.

除非是旦一個真係熔左的肯賣左條 cable 俾 youtuber 拆, 唔係都好難確認.
暫時睇黎最大機會都係 Igor 手上果個版本的線, 安裝時拉傷, 入面未斷晒而引起.

yangtz

垃圾接頭設計, 無法應付高電流及容錯能力.   就算火牛原生12vhpwr接頭 都可能出事.

12vhpwr 電力接頭隨時差過 PCI-E 6 pin*2 的電流應付能力 (只講 接頭, 非線材). PCI-E 6 pin都粗過佢 !

benchan2

無論係設計同製造方面, 明顯有慳成本目的

被問到為何不將 12VHPWR 設計得更細緻以節省電路板所需佔用的空 ...
JIMillim 發表於 2022-10-30 13:38

   無跟開， 點解會關intel事？ 得NV用