本帖最後由 s84292 於 2026-3-19 06:42 編輯
其實 LPDDR5X 先係低延遲吧....
但點講都好,Apple 個 Unified architecture 係令到個系統用 ram ...
fakeman 發表於 2026-3-19 02:38 
點會LPDDR5X低延遲,為左降低功耗拉高頻率,就係放棄左時序
LPDDR5X 9600 CL值破110, DDR5 拉到9600 CL頂盡先60
LPDDR5X 9600 實際DELAY大約75-80ns, 爛大街的DDR5 6000 CL30都低過75ns了
只係大多數LPDDR5 的SOC 都有更近的電路去抵消部分延遲(直接焊入SOC),
如果同一距離,LPDDR5 延遲是DDR5 的1.5-2倍以上
M5 拉到LPDDR5X 9600 就係80ns左右
|